短期买"圆变方"的设备链,中期看 glass core substrate,长期看系统级封装平台。先进封装已从"后道配套"升级为决定 AI 算力兑现的"系统瓶颈"。
六层框架:从单片芯片到系统级封装Six layers — from monolithic die to system-level packaging
六层层层递进:上层定义"要连什么、怎么连",下层决定"靠什么撑、用什么建",最终收口于"能否系统级量产"。点击任意一层跳到详解。
为什么需要先进封装
从"后道配套"升级为"系统瓶颈":单片大芯片的良率、成本、功耗、带宽压力,推动更大封装面积与更高 HBM 集成。
Chiplet 架构
把计算、HBM、I/O、模拟、电源拆成多个 die,再通过封装重组;从"单芯片设计"走向"系统级模块设计"。
高密度互连
chiplet 之间必须高速、低延迟、低损耗通信:CoWoS-S / L / R、EMIB-T、Hybrid Bonding 五条路线长期并存。
封装地基升级
基板决定支撑、供电、翘曲与可靠性:有机载板 → Glass Core Substrate → Glass Interposer。
设备与材料价值链
第一波兑现的是制程设备,第二波才是永久材料 BOM。投资节奏:先设备,后材料,再平台。
系统级量产闭环
真正壁垒在于设计、工艺、热、电、检测、良率的协同;Foundry / IDM / OSAT / 载板厂 / 面板厂协同推进。
为什么需要先进封装From "back-end add-on" to "system bottleneck"
先进封装从"后道配套"升级为"系统瓶颈"。摩尔定律放缓叠加 AI/HPC 需求,单靠制程微缩已难以兼顾性能、成本与良率,封装成为系统性能的关键变量。
单片大芯片的四重压力
面积逼近光罩极限,良率下降、成本上升、功耗与带宽同时承压。
AI / HPC 的拉动
推动更大封装面积与更高 HBM 集成密度,系统对"封装内数据搬运"的要求指数上升。
核心目标
在性能、成本、良率三者之间取得平衡——这正是后续五层要解决的问题。
Chiplet 架构Why AI silicon must move from monolithic to multi-die
把一颗复杂大芯片拆成多个功能模块,再通过先进封装把多个 die 重新组合成一个系统。本质:从"单芯片设计"走向"系统级模块设计"。
为什么需要 Chiplet
单片大芯片越来越大→良率下降、成本上升;并非所有功能都需最先进制程;AI 性能瓶颈正从单颗芯片内部,扩散到多颗 die 之间的协同。
Chiplet 是什么
把计算、HBM、I/O、模拟、电源可分拆设计,最先进制程只留给核心计算 die,兼顾性能、成本与制造良率。
四类核心 Chiplet
Compute Die
核心算力,享用最先进制程。
Memory Die (HBM)
高带宽存储,靠近计算核心。
I/O Die
接口与互连,制程可放宽。
Analog / Power / Controller
模拟、电源与控制,成本优先。
Chiplet 带来的四大挑战
🔗高速互连
die 间通信成为新瓶颈。
🌡️热管理
高密度集成下的散热难题。
⚡供电完整性
多 die 供电与瞬态响应。
🔍良率与测试
已知良品 die(KGD)与系统级测试。
Chiplet 越普及,先进封装价值量越高;竞争从单一工艺走向系统平台竞争;先进封装景气周期将被持续拉长。
Chiplet 的本质,是把一颗越来越难做、越来越贵的大芯片,拆成多个可优化、可组合、可扩展的 die;而先进封装的价值,就是把这些 die 重新连接成一个高性能、低功耗、可量产的 AI 系统。
高密度互连High-density interconnect — the highways inside the package
让多个 chiplet 在封装内部像一颗大芯片一样工作。核心目标:更高带宽、更低延迟、更低功耗、更强可扩展性。AI 瓶颈正从单颗 die 内部,转向 GPU、HBM、I/O die 之间的数据搬运。
要解决的四个核心问题
带宽
HBM 与 GPU 之间要持续搬运海量数据。
延迟
路径越短,多个 die 协同效率越高。
功耗
每 bit 数据搬运的能耗要尽可能低。
封装尺寸
封装越大,传统互连越难兼顾良率与性能。
五条主流技术路线
完整硅中介层
在 GPU 与 HBM 下方铺一整块硅,提供高密度"硅公路"。优点:性能强;缺点:成本高、大面积放大受限。
RDL + 局部硅桥
只在最关键区域用硅桥,其余区域用 RDL 扇出。适合更大封装,但系统复杂度更高。
RDL Interposer
更多调用 RDL 结构实现大面积互连与扇出,有利于面积成本,但对布线、翘曲和可靠性要求更高。
埋入式硅桥
在 substrate 内埋入多个小硅桥。EMIB-T 进一步加入 TSV 供电,兼顾局部高速互连与电源完整性。
更高密度垂直连接
通过铜-铜直接键合减少 micro-bump 限制,支持更高 I/O 密度、更短路径与更低功耗,是 3D 集成的重要方向。
CoPoS 的第一层意义,不是玻璃基板爆发,而是把部分 RDL / LSI 制程从圆形 wafer 转向方形 panel。它服务于更大面积硅封装与更高面积利用率,是高密度互连平台继续放大的延伸。
产业链与投资含义
三条投资结论
- Chiplet 越多,高密度互连价值量越高。
- CoWoS-S / L、EMIB-T、Hybrid Bonding、CoPoS 将长期并存,不会只有一个赢家。
- 设备与检测最先兑现:无论路线如何变化,RDL、PVD、电镀、CMP、键合与检测量测需求都上升。
高密度互连的本质,是在封装内部为 GPU、HBM、I/O die 和 compute tile 修建高速公路与立交桥;谁能用更短路径、更高密度、更低功耗、更高良率把这些 die 连接起来,谁就掌握 AI 先进封装的核心壁垒。
封装地基升级Substrate — what the whole package stands on
这一层关注的不是上层如何连接,而是整个先进封装最终靠什么支撑。地基的核心任务:让大尺寸 AI/HPC 封装更平、更硬、更稳、更低翘曲,并具备更好的供电完整性与长期可靠性。
为什么封装地基变得关键?
🛡️机械支撑
封装越大、HBM 越多,越需要高刚性支撑。
🌊翘曲控制
硅 / 玻璃 / 模封材料 CTE 不匹配会带来应力。
🎯共面度
封装底部要足够平,才能保证 BGA 焊点可靠连接。
⚡供电完整性
substrate 影响 IR drop、回路电感与瞬态响应。
📶信号完整性
材料 Dk/Df、走线与 via 密度影响高速信号质量。
✅系统可靠性
热循环、湿热、焊点疲劳、分层与老化都集中在地基层。
三条主要技术路线
有机载板 Organic + ABF
产业成熟、良率与客户验证最充分;但封装越大,翘曲、刚性与供电压力越大。
玻璃芯载板 Glass Core
更平、更硬、CTE 更接近硅;改善翘曲、共面度、可靠性与供电;量产难点在 TGV、金属化、填铜、ABF 层压与可靠性验证。
玻璃中介层 Glass Interposer
更接近高速互连层,理论上低损耗、大面积潜力;但难度更高,短期不应作为主流收入假设。
Temporary Glass Carrier(临时玻璃载板,不留在成品里)≠ CoPoS Panel Process(RDL/LSI 制程圆→方)≠ Glass Core Substrate(用玻璃替代有机 core,中期真正的 BOM 价值)≠ Glass Interposer(chiplet 与 substrate 之间,最长期路线)。混为一谈是这一层最常见的误判。
玻璃芯载板的六大工艺瓶颈
半导体级玻璃原片
低缺陷、厚度均匀、CTE 合适、抗翘曲能力。
TGV 成孔
玻璃脆且易微裂纹,孔径、孔壁质量、位置精度都难。
孔壁金属化
需形成稳定的 barrier / seed 层,保证后续导电与附着。
电镀填铜
避免 void,控制铜 / 玻璃界面可靠性。
ABF 层压
处理玻璃 / 铜 / ABF 的热应力与界面问题。
检测与可靠性
重点看微裂纹、分层、翘曲、共面度、BGA 疲劳和热循环表现。
主要受益环节
投资结论
- 短期不要把 CoPoS 等同于 Glass Core Substrate;更确定的是 temporary carrier、panel-level process、设备与检测先受益。
- ABF 不会被玻璃消灭,更可能演进为"Glass Core + ABF Build-up"的组合结构。
- 2030 年前后才是 Glass Core Substrate 严肃建仓窗口;在此之前先看高端 ABF、设备验证、TGV 中试与客户认证。
封装地基升级的本质,不是玻璃简单替代 ABF,而是 AI/HPC 大封装需要更平、更硬、更稳、更低翘曲、供电更完整的 package substrate 系统。
设备与材料价值链Who gates yield, delivery and ramp
前四层是在设计一座"芯片城市":芯粒是建筑,高密度互连是高速公路,封装基板是地基;设备链则是把这座城市真正建出来的施工机械、测量仪器与质检系统。第一波兑现的是制程设备,第二波才是永久材料 BOM。
1 · RDL / Interposer 设备
封装内重新布线,大面积高密度封装的底层主线。
TEL SCREEN SUSS Canon AMAT 芯源微 华海清科
2 · 临时键合 / 解键合
先进封装的"临时脚手架",支撑薄晶圆、扇出与面板级工艺。
SUSS EVG Corning AGC 辛耘 弘塑
3 · 晶粒贴装 / 倒装 / TCB
把 GPU/HBM/I/O 精准贴到中介层或基板,HBM 核心受益。
BESI ASMPT KLIC Hanmi 万润 均华
4 · 混合键合 Hybrid Bonding
长期高端方向,铜-铜直接键合提升密度、降功耗。
BESI EVG SUSS TEL AMAT Ebara KLA
5 · 模封 / 底填 / 翘曲控制
解决应力、翘曲、分层与可靠性,大尺寸封装的重要保障。
TOWA Yamada ASMPT Nordson 志圣 印能
6 · 研磨 / 切割 / 激光
减薄、切割、开孔与玻璃加工,玻璃基板与 TGV 主题下尤重。
DISCO Accretech Coherent LPKF 帝尔激光 大族激光
7 · 检测量测
不是单纯产能设备,而是良率设备;封装越复杂越需要过程检测。
Onto Camtek KLA Nova 中科飞测 精测电子
8 · 测试 / 探针 / 老化
看电性能而非结构;HBM 层数越高,测试价值量越大。
Advantest Teradyne FormFactor AEHR 长川科技 华峰测控
9 · 自动化搬送 / 洁净
让整条产线稳定运行,先进封装扩产的基础设施。
Daifuku Brooks RORZE Nitto 家登 均豪
投资排序
- 短期最核心
- RDL / PVD / 电镀 / CMP
- 检测量测 / 热压键合 / HBM 测试
- 中期弹性
- 混合键合 / 临时键合 / 解键合
- 模封 / 底填 / 激光 / TGV
- 扩产 Beta
- 自动化搬送 / 洁净系统
- 载具系统
本层的临时键合/解键合与晶粒贴装/倒装/热压键合已另有深度专题(含六步工艺、技术难点与 34 家供应商可筛选地图)。→ 先进封装设备链:装配与工艺设备全景
先进封装越复杂,真正赚钱的不只是封装厂,而是那些卡住良率、卡住交付、卡住工艺窗口的设备公司。
系统级量产闭环System-level mass-production loop
真正壁垒在于设计、工艺、热、电、检测、良率的协同。单点领先不够,能否把整条链闭环成"可量产的系统",才是终极竞争力。
多学科闭环
需要 EDA、热分析、IR/EM、可靠性与检测共同闭环,任一环节掉链子都会拉低系统良率。
全链协同
Foundry / IDM / OSAT / 载板厂 / 面板厂协同推进,边界正在模糊、深度绑定。
核心竞争力
系统级量产能力——把复杂封装稳定、高良率、可交付地做出来的组织能力。
三段投资节奏Equipment first, materials next, platform last
- 买"圆变方"的设备链
- RDL / PVD / 电镀 / CMP / 检测量测 / 热压键合 / HBM 测试先兑现
- 看 glass core substrate
- 玻璃原片、TGV、填铜、ABF、电镀液添加剂等永久材料 BOM
- 看系统级封装平台
- 掌握系统级量产能力的 Foundry / IDM / OSAT / 平台厂
先进封装已从"后道配套"升级为决定 AI 算力能否兑现的"系统瓶颈"。短期买设备(圆变方),中期看 glass core substrate,长期看系统级封装平台。
← 返回 研究库